Mejoras en detector de secuencia de fase digital

La presente invencion se refiere a mejoras a detector de secuencia de fase digital, caracterizado en que esta construido de compuertas logicas estandards que detectan la secuencia de fase entre un primero y segundo fasores, proporcionando un cambio en su salida, que el primero y el segundo de los fasores intercambian posiciones adelantadas y retrasadas, y cuyo cambio persiste mientras persista la nueva relacion, que comprende: una primera fuente de fasor conectada a un circuito cuadrador para hacer cuadrada la forma de onda del primer fasor para proporcionar una primer senal de fasor cuadrada y su complemento de senal; una segunda fuente de fasor conectada a un segundo circuito cuadrador para hacer cuadrada la forma de onda del segundo fasor para proporcionar una senal cuadrada del segundo fasor y su complemento de senal; un primer circuito logico que proporciona una primer senal de retroalimentacion y su complemento de senal de retroalimentacion y su complemento de senal: el primer circuito logico esta conectado al primer y segundo circuitos cuadradores y responde a las senales cuadradas del primero y segundo fasor y de la primera retroalimentacion, de tal manera que la primer senal de retroalimentacion es igual a una primera expresion de senal logica; el segundo circuito logico esta conectado al primer y segundo circuitos cuadradores y responde al complemento de las senales cuadradas del primero y segundo fasor y de la segunda senal de retroalimentacion, de tal manera que la segunda senal de retroalimentacion es igual a una segunda expresion de senal logica.