Mejoras en aparato demodulador y detector digital para señales defasadas

La presente invencion se refiere a mejoras en aparato demodulador y detector digital para señales defasadas, del tipo que demodula y detecta senales de bitios digitales codificados en serie de acuerdo con un sistema de manipulacion por defasaje, utilizando una frecuencia portadora y una velocidad de bitios predeterminadas, estando presente un oscilador para proporcionar una senal de oronometracion maestra a un multiplo de la frecuencia portadora predeterminada, caracterizada porque incluye in divisor para dividir en frecuencia la senal de cronometracion maestra y proporcionar impulsos de muestreo; un primer muestrador acoplado al divisor, para muestrear de una forma digital la senal codificada en repuesta a cada impulso de muetreo; un segundo muestreador acoplado al primer muestreador, para almacenar la muestra previamente tomada por el primer muestreador; undetector de diferencia, acoplado al primer y segundo muestreadores para generar una senal de transicion en respuesta a una diferencia entre la muestra del primer muestreador y el segundo muestreado; un primer circuito logico, acoplado al divisor para dividir en dos la senal de salida del divisor y generar un impulso de bucle de sustraccion y un impulso de bucle de adicion; un primer control digital, acoplado al circuito logico, al detector de diferencia y al divisor, para modificar la frecuencia de los impulsos de muestreo en respuesta a una senal de transicion, de modo que la frecuencia del impulso de muestreo aumente en respuesta al impulso de bucle de adicion y se reduzca en respuesta al-impulso del bucle de sustraccion, sincronizandose asi los impulsos de muestreo con la portadora y; demoduladores acoplados al primer muestreador y al circuito logico para generar muestras de senal de banda de base demoduladas.